« Discussion:SE4Binome2025-6 » : différence entre les versions

De projets-se.plil.fr
Aller à la navigation Aller à la recherche
Aucun résumé des modifications
Aucun résumé des modifications
 
(Une version intermédiaire par le même utilisateur non affichée)
Ligne 3 : Ligne 3 :
Mais moins bien vu : le changeur de niveau est sur le bouclier alors qu'il n'est utile que pour la carte fille et la ligne 3.3V de l'arduino Uno utilisée.
Mais moins bien vu : le changeur de niveau est sur le bouclier alors qu'il n'est utile que pour la carte fille et la ligne 3.3V de l'arduino Uno utilisée.
PCB commandé et associé à la commande du binôme 1 qui prend du retard sur JLCPCB.
PCB commandé et associé à la commande du binôme 1 qui prend du retard sur JLCPCB.


* 18/10/2025 :
* 18/10/2025 :
Ligne 17 : Ligne 18 :
*** PCB : en cours, manque la partie µC
*** PCB : en cours, manque la partie µC
** Carte FPGA : à peine entamée
** Carte FPGA : à peine entamée
* 18/10/2025 :
** wiki : toujours ok
** quatre cartes, c'est très bien, ceci dit attention à ne pas trop se disperser
** carte mère :
*** schématique : ok,
*** PCB : est-ce la bonne version ?
** carte SD :
*** schématique : ok
*** PCB : ok
** Carte clavier :
*** schématique : ok
*** PCB : des modifications à faire, DRC à nettoyer
** Carte FPGA : à peine entamée
*** schématique : quelques modification à faire, à terminer (et ne pas oublier la source d'horloge)
*** PCB :
* 05/12/2025 :
** Wiki : ok
** PCB carte clavier : fonctionnelle (flash + led)
** PCB carte mère : fonctionnelle (flash + led + carte SD) et tests spi avec afficheurs 7 segments avec CMSIS
** ordonnanceur : sur AVR : interruptions OK, SP sur Cortex M4 ?

Version actuelle datée du 5 décembre 2025 à 14:50

Un bouclier conçu et routé le 26/9. En fait quiproquo, fichier envoyé par courriel le 19/9/ Un bouclier de base et une carte fille pour le lecteur SD comme le binôme 5. Mais moins bien vu : le changeur de niveau est sur le bouclier alors qu'il n'est utile que pour la carte fille et la ligne 3.3V de l'arduino Uno utilisée. PCB commandé et associé à la commande du binôme 1 qui prend du retard sur JLCPCB.


  • 18/10/2025 :
    • wiki : déjà très bien documenté, parfait
    • quatre cartes, c'est très bien, ceci dit attention à ne pas trop se disperser
    • carte mère :
      • schématique : ok, réfléchir aux points de tests
      • PCB : ok, revoir la partie oscillateurs en se référant à l'AN dédiée
    • carte SD :
      • schématique : manque un condensateur de découplage
      • PCB : ok
    • Carte clavier :
      • schématique : ok
      • PCB : en cours, manque la partie µC
    • Carte FPGA : à peine entamée


  • 18/10/2025 :
    • wiki : toujours ok
    • quatre cartes, c'est très bien, ceci dit attention à ne pas trop se disperser
    • carte mère :
      • schématique : ok,
      • PCB : est-ce la bonne version ?
    • carte SD :
      • schématique : ok
      • PCB : ok
    • Carte clavier :
      • schématique : ok
      • PCB : des modifications à faire, DRC à nettoyer
    • Carte FPGA : à peine entamée
      • schématique : quelques modification à faire, à terminer (et ne pas oublier la source d'horloge)
      • PCB :


  • 05/12/2025 :
    • Wiki : ok
    • PCB carte clavier : fonctionnelle (flash + led)
    • PCB carte mère : fonctionnelle (flash + led + carte SD) et tests spi avec afficheurs 7 segments avec CMSIS
    • ordonnanceur : sur AVR : interruptions OK, SP sur Cortex M4 ?