projets-se.plil.fr - Modifications récentes [fr]

SE4Binome2026-6

2026-10-01T16:09:27Z

Ordonnanceur

← Version précédente		Version du 1 octobre 2026 à 16:09
Ligne 27 :		Ligne 27 :
	Spécifications du cours : https://projets-se.plil.fr/mediawiki/index.php/Pico-ordinateur#Sp%C3%A9cification_de_l'ordonnanceur <br>		Spécifications du cours : https://projets-se.plil.fr/mediawiki/index.php/Pico-ordinateur#Sp%C3%A9cification_de_l'ordonnanceur <br>
	AVR freaks (save and restore) : https://tvantroys.plil.fr/IMA4/system/Multitasking%20on%20an%20AVR.pdf		AVR freaks (save and restore) : https://tvantroys.plil.fr/IMA4/system/Multitasking%20on%20an%20AVR.pdf

			== TIMER1 ==
			On utilisera le timer1 pour crééer les interruptions dans notre ordonnanceur. Pour configurer le timer1 on peut lire dans la datasheet de l'avr, les paramètres à configurer.
			<code>OCR1A</code> permet de configurer le délai du timer.
			<maths>OCR1A = \frac{16\,000\,000}{1024 \times f} - 1</maths>
			Par exemple si on veut faire une interruption toute les 20ms, il nous faut une fréquence de 50Hz. On configure donc <code>OCR1A = 311</code>.

	= Etapes clés =		= Etapes clés =

SE4Binome2026-2

2026-10-01T16:03:50Z

Introduction

← Version précédente		Version du 1 octobre 2026 à 16:03
Ligne 5 :		Ligne 5 :

	- une carte mère avec ATmega32u4,		- une carte mère avec ATmega32u4,

	- une carte fille mémoire,		- une carte fille mémoire,
	- une carte fille ~~[écran / son /~~ réseau],
			- une carte fille réseau ethernet,

	- un système d'exploitation temps réel basé sur un ordonnanceur de tâches.		- un système d'exploitation temps réel basé sur un ordonnanceur de tâches.

SE4Binome2026-12

2026-10-01T15:59:33Z

Chronologie du travail effectué

← Version précédente		Version du 1 octobre 2026 à 15:59
Ligne 12 :		Ligne 12 :

	Séance du 24/10/2026 : Avancée sur l'ordonnanceur.		Séance du 24/10/2026 : Avancée sur l'ordonnanceur.

			Séance du 01/10/2026 : Avancée sur l'ordonnanceur. Première version de la schématique de la carte mère.

	== Schématique ==		== Schématique ==

	== Ordonnanceur ==		== Ordonnanceur ==

SE4Binome2026-14

2026-10-01T15:54:35Z

Avancé du travail

← Version précédente		Version du 1 octobre 2026 à 15:54
Ligne 8 :		Ligne 8 :
	24/09/2026: avancement ordonnanceur		24/09/2026: avancement ordonnanceur

	01/10/2026: kicad prise en compte des corrections + Finalisation de l'ordonnanceur		01/10/2026: kicad prise en compte des corrections +schematique de la carte fille écran + Finalisation de l'ordonnanceur

	=== Cahier des charges ===		=== Cahier des charges ===
	L'objectif est de réaliser une carte mère, ainsi que deux cartes filles, dont une au choix:		L'objectif est de réaliser une carte mère, ainsi que deux cartes filles, dont une au choix:
	-une carte fille mémoire,		-une carte fille mémoire,
	-une carte fille ~~de votre choix (~~écran ~~hors série, son ou réseau)~~ ;		-une carte fille écran;


Ligne 49 :		Ligne 49 :
	=== Cartes filles ===		=== Cartes filles ===

	Une carte fille mémoire et une carte fille ~~à choisir plus tard~~		Une carte fille mémoire et une carte fille écran.

	==== Software ====		==== Software ====

SE4Binome2026-6

2026-10-01T15:51:20Z

Historique des scéances

← Version précédente		Version du 1 octobre 2026 à 15:51
(Une version intermédiaire par le même utilisateur non affichée)
Ligne 24 :		Ligne 24 :
	* carte fille son		* carte fille son

	= ~~Ordonanceur~~ =		= Ordonnanceur =
	Spécifications du cours : https://projets-se.plil.fr/mediawiki/index.php/Pico-ordinateur#Sp%C3%A9cification_de_l'ordonnanceur		Spécifications du cours : https://projets-se.plil.fr/mediawiki/index.php/Pico-ordinateur#Sp%C3%A9cification_de_l'ordonnanceur <br>
	AVR freaks (save and restore) : https://tvantroys.plil.fr/IMA4/system/Multitasking%20on%20an%20AVR.pdf		AVR freaks (save and restore) : https://tvantroys.plil.fr/IMA4/system/Multitasking%20on%20an%20AVR.pdf

Ligne 47 :		Ligne 47 :
	Kicad : finition carte mère -> en attente d'une première correction. Finition carte mémoire.		Kicad : finition carte mère -> en attente d'une première correction. Finition carte mémoire.
	<h3> 01/10 : ordonnanceur + correction carte mère</h3>		<h3> 01/10 : ordonnanceur + correction carte mère</h3>
	Ordonnanceur :Ajout d'un Task Control Block, d'une fonction <code>initTask</code> pour initialiser la tâche d'un fonction (la mettre dans la pile et la mémoriser).<br>		Ordonnanceur :Ajout d'un Task Control Block, d'une fonction <code>initTask</code> pour initialiser la tâche d'un fonction (la mettre dans la pile et la mémoriser). Taille fixe de la pile à 128 octets -> voir plus tard si on peut optimiser la taille allouée pour chaque fonctions.<br>
	Kicad : ajout des éléments manquant sur la carte mère. Début de la carte réseau.		Kicad : ajout des éléments manquant sur la carte mère. Début de la carte réseau.

SE4Binome2026-1

2026-10-01T15:38:45Z

Cartes filles

← Version précédente		Version du 1 octobre 2026 à 15:38
(2 versions intermédiaires par le même utilisateur non affichées)
Ligne 38 :		Ligne 38 :
	Les cartes filles peuvent être de différents types :		Les cartes filles peuvent être de différents types :

	* carte fille ~~clavier~~ ;		* carte fille mémoire de masse (alternative à la mémoire de masse de la carte mère) ; -> OBLIGATOIRE

			Puis une au choix parmis :
	* carte fille d'affichage ;		* carte fille d'affichage ;
	* carte fille série (se comporte comme un clavier et comme un dispositif d'affichage) ;
	* carte fille réseau ;		* carte fille réseau ;
	* carte fille mémoire de masse (alternative à la mémoire de masse de la carte mère) ;
	* carte fille son.		* carte fille son.
			Nous avons choisi de faire la carte fille réseau.

	~~A choisir plus tard...~~		==== carte fille mémoire ====
			Uitlisation du AT45DB641E

			==== carte fille réseau ====
			Utilisation du ENC28J60_39662c + J0011D21BNL

	=== Ordonnanceur ===		=== Ordonnanceur ===
Ligne 128 :		Ligne 133 :
	==== 24/09: ====		==== 24/09: ====
	Avancement sur l'ordonnanceur. Les temps sont réels mais l'appel à l'ordonanceur ne se fait que toutes les 20ms, pas quand une tache passe en sommeil.		Avancement sur l'ordonnanceur. Les temps sont réels mais l'appel à l'ordonanceur ne se fait que toutes les 20ms, pas quand une tache passe en sommeil.

			==== 01/10: ====
			Relecture des schematics

			Début de corrections

			Début routage

			Changement mageur carte réseau : utilisation du J0011D21BNL

SE4Binome2026-6

2026-10-01T15:17:46Z

Ordonanceur

← Version précédente		Version du 1 octobre 2026 à 15:17
(2 versions intermédiaires par le même utilisateur non affichées)
Ligne 25 :		Ligne 25 :

	= Ordonanceur =		= Ordonanceur =
			Spécifications du cours : https://projets-se.plil.fr/mediawiki/index.php/Pico-ordinateur#Sp%C3%A9cification_de_l'ordonnanceur
			AVR freaks (save and restore) : https://tvantroys.plil.fr/IMA4/system/Multitasking%20on%20an%20AVR.pdf

	= Etapes clés =		= Etapes clés =
Ligne 37 :		Ligne 39 :
	= Historique des scéances =		= Historique des scéances =

	<h3> 08/09 :</h3>		<h3> 08/09 : Init</h3>
	Prise en conaissance du sujet et début de la schématique kicad		Prise en conaissance du sujet et début de la schématique kicad
	<h3> 10/09 : </h3>		<h3> 10/09 : Timer1</h3>
	Début de la programation pour les interruptions qui nous servirons pour l'ordonanceur.		Début de la programation pour les interruptions qui nous servirons pour l'ordonanceur.
	<h3> 17/09 : </h3>		<h3> 17/09 : isr naked +carte mère </h3>
	Ordonnanceur : création de save_register(), ~~resotre_register~~() et test d'une interruption avec ISR_NAKED en faisant clignoter une LED.<br>		Ordonnanceur : création de save_register(), restore_register() et test d'une interruption avec ISR_NAKED en faisant clignoter une LED.<br>
	Kicad : finition carte mère -> en attente d'une première correction. Finition carte mémoire.		Kicad : finition carte mère -> en attente d'une première correction. Finition carte mémoire.
	<h3> 01/10 : </h3>		<h3> 01/10 : ordonnanceur + correction carte mère</h3>
	Ordonnanceur :<br>		Ordonnanceur :Ajout d'un Task Control Block, d'une fonction <code>initTask</code> pour initialiser la tâche d'un fonction (la mettre dans la pile et la mémoriser).<br>
	Kicad : ajout des éléments manquant sur la carte mère. Début de la carte réseau ~~et carte écran~~.		Kicad : ajout des éléments manquant sur la carte mère. Début de la carte réseau.

SE4Binome2026-14

2026-10-01T14:33:35Z

Avancé du travail

@@ Ligne 6 : / Ligne 6 : @@
 /09/2026: kicad liaisons carte mère/fille
 === Cahier des charges ===
@@ Ligne 83 : / Ligne 86 : @@
 		Current_task = 0;
+	}
+}
 </syntaxhighlight>

SE4Binome2026-17

2026-10-01T14:23:35Z

Chronologie

← Version précédente		Version du 1 octobre 2026 à 14:23
Ligne 30 :		Ligne 30 :
	* définition du nombre de tâches et de la liste des tâches		* définition du nombre de tâches et de la liste des tâches
	* Implémentation de la Fonction d'intitialisation		* Implémentation de la Fonction d'intitialisation

	- 24/09/2026		- 24/09/2026

	* Ajustement au niveau de la fonction d'initialisation, de sauvegarde et de restoration de registres, et de l'ISR		* Ajustement au niveau de la fonction d'initialisation, de sauvegarde et de restoration de registres, et de l'ISR
	* Implémentation de quelques tâches ( fonctions de test led blinking )		* Implémentation de quelques tâches ( fonctions de test led blinking )
	* Implémentation de la fonction scheduler		* Implémentation de la fonction scheduler
	* Ordonnanement de fonctions des LEDs		* Ordonnanement de fonctions des LEDs

			- 01/10/2026
			* Ajustements apportées au niveau de la schématique de la carte mère

SE4Binome2026-6

2026-10-01T14:18:25Z

← Version précédente		Version du 1 octobre 2026 à 14:18
Ligne 1 :		Ligne 1 :
	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Objectifs ~~</span>~~ =		= Objectifs =
	L'objectif est de réaliser une carte mère accompagnée de ses cartes filles (son, réseaux, mémoire).		L'objectif est de réaliser une carte mère accompagnée de ses cartes filles (son, réseaux, mémoire).

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Lien GIT ~~</span>~~ =		= Lien GIT =
	https://gitea.plil.fr/mterrier/IOT4_Pico_TERRIER_RAMESH		https://gitea.plil.fr/mterrier/IOT4_Pico_TERRIER_RAMESH

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Carte mère ~~</span>~~ =		= Carte mère =
	=== ~~<span style="color:#9D00FF;font-weight: bold;">~~ Hardware ~~</span>~~ ===		=== Hardware ===

	Choix importants: <br>		Choix importants: <br>
Ligne 15 :		Ligne 15 :
	_		_

	=== ~~<span style="color:#9D00FF;font-weight: bold;">~~ Software ~~</span>~~ ===		=== Software ===

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Carte filles ~~</span>~~ =		= Carte filles =
	* carte fille clavier ;		* carte fille clavier ;
	* carte fille écran ;		* carte fille écran ;
Ligne 24 :		Ligne 24 :
	* carte fille son		* carte fille son

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Ordonanceur ~~</span>~~ =		= Ordonanceur =

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Etapes clés ~~</span>~~ =		= Etapes clés =

	# Sauvegarder		# Sauvegarder
Ligne 32 :		Ligne 32 :
	# Restaurer		# Restaurer

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Système de Fichiers ~~</span>~~ =		= Système de Fichiers =
	trucs de bases (remplir après)		trucs de bases (remplir après)

	= ~~<span style="color:#9D00FF;font-weight: bold;">~~ Historique des scéances ~~</span>~~ =		= Historique des scéances =

	<h3> 08/09 :</h3>		<h3> 08/09 :</h3>

SE4Binome2026-7

2026-10-01T12:32:25Z

← Version précédente		Version du 1 octobre 2026 à 12:32
Ligne 41 :		Ligne 41 :

	Résolution des erreurs de port et test du chenillard sur les broches PB5 à PB2		Résolution des erreurs de port et test du chenillard sur les broches PB5 à PB2


			= Carte mère =

			=== Schématique ===


			=== Routage ===


			=== Vue 3D ===

SE4Binome2026-6

2026-10-01T12:19:13Z

Historique des scéances

← Version précédente		Version du 1 octobre 2026 à 12:19
(2 versions intermédiaires par le même utilisateur non affichées)
Ligne 40 :		Ligne 40 :
	Prise en conaissance du sujet et début de la schématique kicad		Prise en conaissance du sujet et début de la schématique kicad
	<h3> 10/09 : </h3>		<h3> 10/09 : </h3>
	Début de la programation pour les interruptions qui nous servirons pour l'ordonanceur		Début de la programation pour les interruptions qui nous servirons pour l'ordonanceur.
			<h3> 17/09 : </h3>
			Ordonnanceur : création de save_register(), resotre_register() et test d'une interruption avec ISR_NAKED en faisant clignoter une LED.<br>
			Kicad : finition carte mère -> en attente d'une première correction. Finition carte mémoire.
			<h3> 01/10 : </h3>
			Ordonnanceur :<br>
			Kicad : ajout des éléments manquant sur la carte mère. Début de la carte réseau et carte écran.

SE4Binome2026-12

2026-10-01T12:04:43Z

Pico-ordinateur

← Version précédente		Version du 1 octobre 2026 à 12:04
Ligne 10 :		Ligne 10 :

	Séance du 14/09/2026 : Avancée sur la schématique de la carte mère.		Séance du 14/09/2026 : Avancée sur la schématique de la carte mère.

			Séance du 24/10/2026 : Avancée sur l'ordonnanceur.

	== Schématique ==		== Schématique ==

	== Ordonnanceur ==		== Ordonnanceur ==

SE4Binome2026-4

2026-10-01T11:58:18Z

Routage

← Version précédente		Version du 1 octobre 2026 à 11:58
Ligne 52 :		Ligne 52 :

	[[Fichier:Connecteurs carte fille.png\|vignette\|655x655px\|La Schematique des connecteurs filles sont de notre inspiration personnelle\|centré]]		[[Fichier:Connecteurs carte fille.png\|vignette\|655x655px\|La Schematique des connecteurs filles sont de notre inspiration personnelle\|centré]]





			=== Routage ===

			[[Fichier:Routage carte mere.png\|gauche\|vignette\|583x583px]]






Ligne 60 :		Ligne 72 :


	~~=== Routage ===~~

	https://gitea.plil.fr/vsouopme/IOT4_Pico_fbonkoun_vsouopme/src/branch/main/carte_mere.kicad_pcb		https://gitea.plil.fr/vsouopme/IOT4_Pico_fbonkoun_vsouopme/src/branch/main/carte_mere.kicad_pcb

Fichier:Routage carte mere.png

2026-10-01T11:55:19Z

Vsouopme a téléversé Fichier:Routage carte mere.png

Nouvelle page

routage_carte_mere

SE4Binome2026-11

2026-10-01T09:06:28Z

💾 Carte Fille (MicroSD)

Fichier:System board v2 2.pdf

2026-10-01T08:49:34Z

Jngalamo a téléversé Fichier:System board v2 2.pdf

Nouvelle page

Fichier:Filles.png

2026-10-01T08:48:43Z

Jngalamo a téléversé Fichier:Filles.png

Nouvelle page

Fichier:Power.png

2026-10-01T08:48:33Z

Jngalamo a téléversé Fichier:Power.png

Nouvelle page

Fichier:At90.png

2026-10-01T08:48:24Z

Jngalamo a téléversé Fichier:At90.png

Nouvelle page

Fichier:Sheet 16u2.png

2026-10-01T08:48:15Z

Jngalamo a téléversé Fichier:Sheet 16u2.png

Nouvelle page

Fichier:Sheet 32u4.png

2026-10-01T08:47:52Z

Jngalamo a téléversé Fichier:Sheet 32u4.png

Nouvelle page

SE4Binome2026-11

2026-10-01T08:46:51Z

1. Schématique Hiérarchique (Top-Down)

← Version précédente		Version du 1 octobre 2026 à 08:46
Ligne 151 :		Ligne 151 :

	=== 1. Schématique Hiérarchique (Top-Down) ===		=== 1. Schématique Hiérarchique (Top-Down) ===
	Afin de maintenir une lisibilité optimale face à la ~~présence de trois microcontrôleurs distincts~~, la saisie du schéma s'appuie sur une conception hiérarchique.		Afin de maintenir une lisibilité optimale face à la complexité d'un système multi-cœurs, la saisie du schéma s'appuie sur une conception hiérarchique stricte répartie sur 5 feuilles distinctes. Chaque bloc fonctionnel est isolé pour faciliter le débogage et la compréhension globale du circuit.

	* '''~~La feuille racine (~~System_board) :''' ~~Elle sert de squelette~~ d'interconnexion. ~~Elle regroupe~~ le ~~bloc de régulation de l'alimentation~~, ~~les connecteurs~~ d'~~interface pour les 4 slots~~ de ~~cartes filles,~~ le circuit de multiplexage logique (Wired-AND), et les ~~trois blocs symbolisant les sous-feuilles.~~		==== 1. Feuille Racine (System Board) ====
	* '''Les sous-feuilles :''' Chaque puce AVR est isolée dans sa propre feuille schématique (<code>atmega32u4.kicad_sch</code>, <code>atmega16u.kicad_sch</code>, <code>at90usb1287.kicad_sch</code>), communiquant avec la racine via des étiquettes hiérarchiques.		* '''Fichier :''' <code>System_board.kicad_sch</code>
			* '''Le Squelette Central :''' C'est la feuille principale d'interconnexion du projet. Contrairement aux autres processeurs, elle héberge directement le microcontrôleur maître (ATmega32U4), son circuit d'horloge, son port USB (J1) et le réseau global de condensateurs de découplage (Decouplage). Elle intègre également le circuit de multiplexage logique (Serial management, Wired-AND par diodes) pour la liaison série. Son rôle est d'orchestrer le système en instanciant et en reliant les quatre sous-feuilles hiérarchiques.

	{\| ~~class~~=~~"wikitable" style~~=~~"margin: auto; text~~-~~align~~: ~~center; background-color: #f9f9f9; border: 1px solid #ddd; width: 95%; box-shadow: 2px 2px 5px rgba(0,0,0,0~~.~~1);"~~		[[Fichier:sheet_32u4.png\|700px\|vignette\|centré\|Schéma de la feuille racine hébergeant l'ATmega32U4]]
	\|+ '''~~Conception CAO~~ de ~~la Carte Mère sous KiCad~~'''
	\|-		==== 2. Sous-feuille 16U2 ====
	\| [[~~File~~:~~NOM_IMAGE_SCHEMA_RACINE~~.png\|~~420px~~]]		* '''Fichier :''' <code>ATMEGA16U2.kicad_sch</code>
	\| [[~~File~~:~~NOM_IMAGE_SCHEMA_32U4~~.png\|~~420px~~]]		* '''Le Pont de Communication :''' Cette feuille isole intégralement le circuit du gestionnaire série. Elle contient l'ATmega16U2, son propre oscillateur de 22 pF, son interface USB_16u2 (J2), ainsi que ses boutons matériels (Bouton Système 16U2 : Reset, SW_Push) et son port de programmation dédié AVR ISP (J6). Son rôle est de séparer la logique de conversion USB/UART du reste du circuit pour garantir un sous-système de débogage autonome.
	\|-
	~~\| style~~=~~"width: 50%; padding: 10px; vertical~~-~~align~~: ~~top;" \|~~ <~~small~~>'''~~Figure 1~~ : ~~Feuille Racine~~'''~~<br>Saisie~~ de l'~~architecture matérielle globale~~, de l'alimentation ~~et du routage du bus SPI vers les slots~~ d'~~extension~~.~~</small>~~		[[Fichier:sheet_16u2.png\|700px\|vignette\|centré\|Schéma de la sous-feuille du gestionnaire série ATmega16U2]]
	\| ~~style~~=~~"width: 50%; padding: 10px; vertical~~-~~align~~: ~~top;" \|~~ <~~small~~>'''~~Figure 2~~ : ~~Sous-feuille MCU~~'''<br>~~Exemple~~ de l'~~isolation~~ de l'~~ATmega32U4 avec ses capacités de découplage~~ et ~~son quartz 8MHz~~.~~</small>~~
	\|}		==== 3. Sous-feuille 1287 ====
			* '''Fichier :''' <code>AT90USB1287.kicad_sch</code>
			* '''L'Interface Périphérique :''' Dédiée au contrôleur USB Hôte (MCU U3). Elle regroupe l'AT90USB1287, un double interfaçage USB (une fiche mâle J3 et une embase femelle J4), ainsi que son infrastructure de programmation dédiée AVR ISP (J7) et ses Boutons Système 1287. Isoler cette puce permet de compartimenter la gestion électrique spécifique et la complexité des lignes de données différentielles (D+/D-) liées à l'USB OTG.

			[[Fichier:at90.png\|700px\|vignette\|centré\|Schéma de la sous-feuille du contrôleur hôte AT90USB1287]]

			==== 4. Sous-feuille Alimentation ====
			* '''Fichier :''' <code>Power_tree.kicad_sch</code>
			* '''Le Cœur Énergétique :''' Cette feuille gère exclusivement la sécurité et la régulation de l'énergie. Elle intègre la protection contre les surintensités et inversions (protection alim : Polyfuse F1, Diode Schottky D3) sur la ligne 5V issue de l'USB, puis convertit cette énergie via le regulateur 3.3v (LM1117) pour fournir le réseau <code>+3V3_OUT</code>. Elle centralise aussi les indicateurs d'état LED (led alim, led data). Son rôle est de garantir que toute perturbation d'alimentation soit bloquée avant d'atteindre la logique numérique.

			[[Fichier:power.png\|700px\|vignette\|centré\|Schéma de la sous-feuille d'alimentation et de régulation]]

			==== 5. Sous-feuille d'Extension ====
			* '''Fichier :''' <code>les_filles.kicad_sch</code>
			* '''Le Bus Modulaire :''' Elle centralise purement la connectique matérielle d'extension (CARTE FILLES). Elle rassemble de manière symétrique les quatre connecteurs 2x08 broches (J9, J10, J11, J12). Son rôle est de distribuer proprement le bus SPI commun (MOSI, MISO, SCK), l'alimentation 3.3V, et d'attribuer les signaux uniques de <code>Chip Select</code> (CS1 à CS4) à chaque emplacement destiné à recevoir les cartes filles.

			[[Fichier:filles.png\|700px\|vignette\|centré\|Schéma de la sous-feuille des connecteurs d'extension pour cartes filles]]

			=== Documentation Complète ===
			L'intégralité de la conception schématique de la carte mère, incluant la feuille racine et l'ensemble des sous-feuilles, a été exportée au format PDF pour faciliter la consultation et la vérification globale du routage logique.

			* [[Fichier:system_board_v2_2.pdf\|Consulter ou télécharger le schéma complet de la Carte Mère (PDF)]]

	=== 2. Choix des Empreintes et Contraintes Physiques ===		=== 2. Choix des Empreintes et Contraintes Physiques ===

SE4Binome2026-11

2026-10-01T08:41:19Z

📅 Lundi14/09/2026

← Version précédente		Version du 1 octobre 2026 à 08:41
(2 versions intermédiaires par le même utilisateur non affichées)
Ligne 201 :		Ligne 201 :
	Voici l'état d'avancement des travaux de conception de notre Pico-ordinateur :		Voici l'état d'avancement des travaux de conception de notre Pico-ordinateur :

	=== 📅 ~~Début Septembre~~ 2026 ===		=== 📅 Mardi 08/09/2026 ===
	* '''Spécification de l'architecture :''' Décision de concevoir un système modulaire natif en 3.3V basé sur une triade de microcontrôleurs (ATmega32U4, 16U2, AT90USB1287).		* '''Spécification de l'architecture :''' Décision de concevoir un système modulaire natif en 3.3V basé sur une triade de microcontrôleurs (ATmega32U4, 16U2, AT90USB1287).
	* '''Mise en place des outils :''' Création du dépôt Git pour faciliter le travail collaboratif de notre binôme.		* '''Mise en place des outils :''' Création du dépôt Git pour faciliter le travail collaboratif de notre binôme.

	=== 📅 ~~Mi-Septembre~~ 2026 ===		=== 📅 jeudi 10/09/2026 ===
	* '''Schématique Carte Mère :''' Conception de la schématique sous KiCad en utilisant l'architecture hiérarchique Top-Down.		* '''Schématique Carte Mère :''' Conception de la schématique sous KiCad en utilisant l'architecture hiérarchique Top-Down.
	* '''Validation logique :''' Implémentation du système "Wired-AND" avec diodes Schottky pour le multiplexage sécurisé du bus série entre l'ATmega16U2, l'AT90USB1287 et l'ATmega32U4.		* '''Validation logique :''' Implémentation du système "Wired-AND" avec diodes Schottky pour le multiplexage sécurisé du bus série entre l'ATmega16U2, l'AT90USB1287 et l'ATmega32U4.

	=== 📅 ~~Fin Septembre~~ 2026 ===		=== 📅 '''Lundi14/09/2026''' ===

			* '''Schématique Carte Mère :''' Avancement sur la schématique.

			=== 📅 Vendredi 18/09/2026 ===
	* '''Assignation des empreintes :''' Validation de la liste des empreintes physiques (BOM). Correction des erreurs critiques sur les connecteurs USB (Plug vs Receptacle) et les ports ISP.		* '''Assignation des empreintes :''' Validation de la liste des empreintes physiques (BOM). Correction des erreurs critiques sur les connecteurs USB (Plug vs Receptacle) et les ports ISP.
	* '''Stratégie d'assemblage :''' Choix de la bibliothèque <code>0603_HandSolder</code> validé pour faciliter la production en laboratoire. Ajustement des modèles 3D (ex: Molex 48037-2200).		* '''Stratégie d'assemblage :''' Choix de la bibliothèque <code>0603_HandSolder</code> validé pour faciliter la production en laboratoire. Ajustement des modèles 3D (ex: Molex 48037-2200).

SE4Binome2026-11

2026-10-01T08:34:49Z

2. Le Pont USB-Série : ATmega16U2

← Version précédente		Version du 1 octobre 2026 à 08:34
(Une version intermédiaire par le même utilisateur non affichée)
Ligne 3 :		Ligne 3 :
	== Archive GIT ==		== Archive GIT ==

	~~Mon archive GIT pour le projet KiCAD et pour les futurs programmes : [https://gitea.plil.fr/jngalamo/2026_PSE_Pico_Ordinateur_jngalamo_esamake].~~		Notre archive GIT pour le projet KiCAD et pour les futurs programmes : [https://gitea.plil.fr/jngalamo/2026_PSE_Pico_Ordinateur_jngalamo_esamake].

	~~= Projet Pico-Ordinateur : Carte Mère Modulaire =~~

	~~== Archive GIT ==~~

	~~Mon~~ archive GIT pour le projet KiCAD et pour les futurs programmes : [https://gitea.plil.fr/jngalamo/2026_PSE_Pico_Ordinateur_jngalamo_esamake].

	= Description du système =		= Description du système =
Ligne 37 :		Ligne 31 :
	L'ATmega32U4 constitue le cerveau et le centre d'orchestration de l'ensemble de la carte mère. Bien qu'il intègre un contrôleur USB, son rôle principal ici est de gérer la logique interne, l'ordonnanceur de notre OS, et le pilotage haut-débit des slots d'extension via le bus SPI matériel.		L'ATmega32U4 constitue le cerveau et le centre d'orchestration de l'ensemble de la carte mère. Bien qu'il intègre un contrôleur USB, son rôle principal ici est de gérer la logique interne, l'ordonnanceur de notre OS, et le pilotage haut-débit des slots d'extension via le bus SPI matériel.

	[[Fichier:atme32u4.jpeg\|250px\|vignette\|droite\|Microcontrôleur ATmega32U4 en boîtier TQFP-44~~[cite: 15]~~]]		[[Fichier:atme32u4.jpeg\|250px\|vignette\|droite\|Microcontrôleur ATmega32U4 en boîtier TQFP-44]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 55 :		Ligne 49 :
	\| '''Rôle dans le projet''' \|\| Exécute le code principal, attribue les signaux ''Chip Select (CS)'' aux cartes filles et traite les données.		\| '''Rôle dans le projet''' \|\| Exécute le code principal, attribue les signaux ''Chip Select (CS)'' aux cartes filles et traite les données.
	\|-		\|-
	\| '''Documentation''' \|\| [[Fichier:Datasheet_ATmega32U4.pdf\|~~Vignette PDF de la Datasheet~~]]		\| '''Documentation''' \|\| [[Fichier:Datasheet_ATmega32U4.pdf\|150px\|vignette\|centré]]
	\|}		\|}
	<p style="clear: both;" />		<p style="clear: both;" />
Ligne 62 :		Ligne 56 :
	Plutôt que d'utiliser une puce spécialisée du commerce (type CH340 ou FTDI) qui limite l'apprentissage, nous avons intégré un second microcontrôleur programmable pour gérer la communication avec le PC.		Plutôt que d'utiliser une puce spécialisée du commerce (type CH340 ou FTDI) qui limite l'apprentissage, nous avons intégré un second microcontrôleur programmable pour gérer la communication avec le PC.

	[[Fichier:~~16u2_img~~.jpg\|250px\|vignette\|droite\|Microcontrôleur ATmega16U2 en boîtier TQFP-32~~[cite: 14]~~]]		[[Fichier:16u2_img2.jpg\|250px\|vignette\|droite\|Microcontrôleur ATmega16U2 en boîtier TQFP-32]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 78 :		Ligne 72 :
	\| '''Rôle dans le projet''' \|\| Flashé avec un firmware spécifique (LUFA), ce MCU agit comme un pont USB vers UART transparent pour flasher et déboguer l'ATmega32U4 depuis le PC.		\| '''Rôle dans le projet''' \|\| Flashé avec un firmware spécifique (LUFA), ce MCU agit comme un pont USB vers UART transparent pour flasher et déboguer l'ATmega32U4 depuis le PC.
	\|-		\|-
	\| '''Documentation''' \|\| [[Fichier:Datasheet_ATmega16U2.pdf\|~~Vignette PDF de la Datasheet~~]]		\| '''Documentation''' \|\| [[Fichier:Datasheet_ATmega16U2.pdf\|150px\|vignette\|centré]]
	\|}		\|}
	<p style="clear: both;" />		<p style="clear: both;" />
Ligne 85 :		Ligne 79 :
	Ce microcontrôleur possède une fonctionnalité très rare dans la famille AVR classique : la capacité matérielle d'agir en tant que "Maître" (Host) sur un bus USB, et non plus comme simple "Esclave" (Device).		Ce microcontrôleur possède une fonctionnalité très rare dans la famille AVR classique : la capacité matérielle d'agir en tant que "Maître" (Host) sur un bus USB, et non plus comme simple "Esclave" (Device).

	[[Fichier:at90usb.jpeg\|250px\|vignette\|droite\|Microcontrôleur AT90USB1287 en boîtier TQFP-64~~[cite: 13]~~]]		[[Fichier:at90usb.jpeg\|250px\|vignette\|droite\|Microcontrôleur AT90USB1287 en boîtier TQFP-64]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 101 :		Ligne 95 :
	\| '''Rôle dans le projet''' \|\| Relié au port USB-A Femelle (Molex 48037-2200), il alimente et énumère un clavier externe, puis transmet les frappes à l'ATmega32U4 via une ligne UART multiplexée (Wired-AND).		\| '''Rôle dans le projet''' \|\| Relié au port USB-A Femelle (Molex 48037-2200), il alimente et énumère un clavier externe, puis transmet les frappes à l'ATmega32U4 via une ligne UART multiplexée (Wired-AND).
	\|-		\|-
	\| '''Documentation''' \|\| [[Fichier:Datasheet_AT90USB1287.pdf\|~~Vignette PDF de la Datasheet~~]]		\| '''Documentation''' \|\| [[Fichier:Datasheet_AT90USB1287.pdf\|150px\|vignette\|centré]]
	\|}		\|}
	<p style="clear: both;" />		<p style="clear: both;" />
Ligne 108 :		Ligne 102 :
	La gestion de l'énergie est le point névralgique de notre architecture "sans adaptateur de niveaux logiques". La tension brute provenant du port USB du PC de développement (5V) doit être strictement abaissée avant d'atteindre notre logique.		La gestion de l'énergie est le point névralgique de notre architecture "sans adaptateur de niveaux logiques". La tension brute provenant du port USB du PC de développement (5V) doit être strictement abaissée avant d'atteindre notre logique.

	[[Fichier:lm1117.jpg\|200px\|vignette\|droite\|Régulateur linéaire LM1117-3.3 (Boîtier SOT-223)~~[cite: 12]~~]]		[[Fichier:lm1117.jpg\|200px\|vignette\|droite\|Régulateur linéaire LM1117-3.3 (Boîtier SOT-223)]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 124 :		Ligne 118 :
	\| '''Rôle dans le projet''' \|\| Assure une alimentation stable et suffisante pour les 3 microcontrôleurs et les 4 cartes d'extension simultanément.		\| '''Rôle dans le projet''' \|\| Assure une alimentation stable et suffisante pour les 3 microcontrôleurs et les 4 cartes d'extension simultanément.
	\|-		\|-
	\| '''Documentation''' \|\| [[Fichier:Datasheet_LM1117.pdf\|~~Vignette PDF de la Datasheet~~]]		\| '''Documentation''' \|\| [[Fichier:Datasheet_LM1117.pdf\|150px\|vignette\|centré]]
	\|}		\|}
	<p style="clear: both;" />		<p style="clear: both;" />
Ligne 131 :		Ligne 125 :
	L'intégration de cartes filles amovibles expose le système à des risques de mauvaises manipulations ou de courts-circuits matériels.		L'intégration de cartes filles amovibles expose le système à des risques de mauvaises manipulations ou de courts-circuits matériels.

	[[Fichier:fuse2.jpg\|200px\|vignette\|droite\|Fusible réarmable PTC (Empreinte CMS 1812_HandSolder)~~[cite: 11]~~]]		[[Fichier:fuse2.jpg\|200px\|vignette\|droite\|Fusible réarmable PTC (Empreinte CMS 1812_HandSolder)]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 145 :		Ligne 139 :
	\| '''Rôle dans le projet''' \|\| Placé en série sur le VBUS 5V. Coupe le circuit instantanément en cas de court-circuit pour protéger le port USB de l'ordinateur, puis se réarme automatiquement.		\| '''Rôle dans le projet''' \|\| Placé en série sur le VBUS 5V. Coupe le circuit instantanément en cas de court-circuit pour protéger le port USB de l'ordinateur, puis se réarme automatiquement.
	\|-		\|-
	\| '''Documentation''' \|\| [[Fichier:Datasheet_PTC_Fuse.pdf\|~~Vignette PDF de la Datasheet~~]]		\| '''Documentation''' \|\| [[Fichier:Datasheet_PTC_Fuse.pdf\|150px\|vignette\|centré]]
	\|}		\|}
	<p style="clear: both;" />		<p style="clear: both;" />

	== Conception de la Carte Mère (Motherboard) ==		== Conception de la Carte Mère (Motherboard) ==

			'''Importance de la carte mère dans le projet :'''
			La carte mère est le cœur battant de notre pico-ordinateur. Son importance est capitale car elle établit le socle d'alimentation (3.3V), de sécurité et de routage des données pour l'ensemble du système. Elle soulage le processeur principal en déléguant les tâches USB complexes aux ATmega16U2 et AT90USB1287, tout en offrant une infrastructure d'extension standardisée et robuste (le bus SPI). Sans elle, la modularité et l'évolutivité matérielle du projet seraient impossibles.

	La conception de la carte mère a été réalisée sous KiCad en utilisant une méthodologie stricte pour garantir la lisibilité et la fabricabilité de ce circuit complexe.		La conception de la carte mère a été réalisée sous KiCad en utilisant une méthodologie stricte pour garantir la lisibilité et la fabricabilité de ce circuit complexe.
Ligne 176 :		Ligne 173 :

	== Conception des Cartes Filles (Daughterboards) ==		== Conception des Cartes Filles (Daughterboards) ==

			'''Importance des cartes filles dans le projet :'''
			L'architecture d'un pico-ordinateur n'a de sens que si elle peut interagir avec son environnement. Les cartes filles sont l'interface entre la puissance de calcul brute de la carte mère et le monde extérieur. Elles apportent la flexibilité nécessaire pour transformer la machine selon les besoins (console de jeu avec un écran, station d'acquisition de données, routeur réseau) en enfichant simplement de nouveaux modules, garantissant ainsi l'aspect évolutif et éducatif de notre plateforme.

	=== Module Mémoire (Lecteur MicroSD) ===		=== Module Mémoire (Lecteur MicroSD) ===
	Ce premier module d'extension apporte une mémoire de masse au pico-ordinateur. Puisque l'architecture de la carte mère fonctionne nativement sous 3,3V, la topologie de cette carte fille est drastiquement optimisée.		Ce premier module d'extension apporte une mémoire de masse non-volatile au pico-ordinateur. Son rôle est critique : la mémoire flash interne de l'ATmega32U4 étant très limitée (32 Ko), la carte MicroSD va permettre à notre OS embarqué de charger des programmes externes, de lire des fichiers de configuration système ou de stocker de grandes quantités de données générées par l'utilisateur.

			Puisque l'architecture de la carte mère fonctionne nativement sous 3.3V, la topologie de cette carte fille est drastiquement optimisée.

	{\| class="wikitable" style="margin: auto; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 100%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: auto; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 100%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 201 :		Ligne 203 :
	=== 📅 Début Septembre 2026 ===		=== 📅 Début Septembre 2026 ===
	* '''Spécification de l'architecture :''' Décision de concevoir un système modulaire natif en 3.3V basé sur une triade de microcontrôleurs (ATmega32U4, 16U2, AT90USB1287).		* '''Spécification de l'architecture :''' Décision de concevoir un système modulaire natif en 3.3V basé sur une triade de microcontrôleurs (ATmega32U4, 16U2, AT90USB1287).
	* '''Mise en place des outils :''' Création du dépôt Git pour faciliter le travail en binôme.		* '''Mise en place des outils :''' Création du dépôt Git pour faciliter le travail collaboratif de notre binôme.

	=== 📅 Mi-Septembre 2026 ===		=== 📅 Mi-Septembre 2026 ===

Fichier:Datasheet LM1117.pdf

2026-10-01T08:30:32Z

Jngalamo a téléversé Fichier:Datasheet LM1117.pdf

Nouvelle page

Fichier:Datasheet AT90USB1287.pdf

2026-10-01T08:29:37Z

Jngalamo a téléversé Fichier:Datasheet AT90USB1287.pdf

Nouvelle page

Fichier:Datasheet ATmega16U2.pdf

2026-10-01T08:29:26Z

Jngalamo a téléversé Fichier:Datasheet ATmega16U2.pdf

Nouvelle page

Fichier:16u2 img2.png

2026-10-01T08:27:16Z

Jngalamo a téléversé Fichier:16u2 img2.png

Nouvelle page

Fichier:Fuse2.png

2026-09-30T21:11:17Z

Jngalamo a téléversé Fichier:Fuse2.png

Nouvelle page

Fichier:Lm1117.jpg

2026-09-30T21:10:51Z

Jngalamo a téléversé Fichier:Lm1117.jpg

Nouvelle page

Fichier:At90usb.jpeg

2026-09-30T21:10:37Z

Jngalamo a téléversé Fichier:At90usb.jpeg

Nouvelle page

Fichier:16u2 img.png

2026-09-30T21:10:20Z

Jngalamo a téléversé Fichier:16u2 img.png

Nouvelle page

Fichier:Atme32u4.jpeg

2026-09-30T21:09:17Z

Jngalamo a téléversé Fichier:Atme32u4.jpeg

Nouvelle page

SE4Binome2026-11

2026-09-30T21:07:52Z

Description du système

← Version précédente		Version du 1 octobre 2026 à 09:06
(4 versions intermédiaires par le même utilisateur non affichées)
Ligne 11 :		Ligne 11 :
	Il s'agit de développer une carte mère robuste et didactique, capable d'orchestrer la communication entre plusieurs microcontrôleurs et d'accueillir des modules d'extension (cartes filles) pour ajouter des fonctionnalités (mémoire, affichage, réseau) de manière "Plug & Play".		Il s'agit de développer une carte mère robuste et didactique, capable d'orchestrer la communication entre plusieurs microcontrôleurs et d'accueillir des modules d'extension (cartes filles) pour ajouter des fonctionnalités (mémoire, affichage, réseau) de manière "Plug & Play".

	=== Fonctionnalités de la Carte Mère : ===		=== Fonctionnalités de la Carte Mère ===
	Notre système possède plusieurs caractéristiques clés parmi lesquelles ~~nous avons~~ :		Notre système possède plusieurs caractéristiques clés, parmi lesquelles :

	''' -> Traitement et Architecture Multi-Cœurs : '''		''' -> Traitement et Architecture Multi-Cœurs : '''
Ligne 157 :		Ligne 157 :
	* '''Le Squelette Central :''' C'est la feuille principale d'interconnexion du projet. Contrairement aux autres processeurs, elle héberge directement le microcontrôleur maître (ATmega32U4), son circuit d'horloge, son port USB (J1) et le réseau global de condensateurs de découplage (Decouplage). Elle intègre également le circuit de multiplexage logique (Serial management, Wired-AND par diodes) pour la liaison série. Son rôle est d'orchestrer le système en instanciant et en reliant les quatre sous-feuilles hiérarchiques.		* '''Le Squelette Central :''' C'est la feuille principale d'interconnexion du projet. Contrairement aux autres processeurs, elle héberge directement le microcontrôleur maître (ATmega32U4), son circuit d'horloge, son port USB (J1) et le réseau global de condensateurs de découplage (Decouplage). Elle intègre également le circuit de multiplexage logique (Serial management, Wired-AND par diodes) pour la liaison série. Son rôle est d'orchestrer le système en instanciant et en reliant les quatre sous-feuilles hiérarchiques.

	[[Fichier:sheet_32u4.png\|~~700px~~\|vignette\|centré\|Schéma de la feuille racine hébergeant l'ATmega32U4]]		[[Fichier:sheet_32u4.png\|500px\|vignette\|centré\|Schéma de la feuille racine hébergeant l'ATmega32U4]]

	==== 2. Sous-feuille 16U2 ====		==== 2. Sous-feuille 16U2 ====
Ligne 163 :		Ligne 163 :
	* '''Le Pont de Communication :''' Cette feuille isole intégralement le circuit du gestionnaire série. Elle contient l'ATmega16U2, son propre oscillateur de 22 pF, son interface USB_16u2 (J2), ainsi que ses boutons matériels (Bouton Système 16U2 : Reset, SW_Push) et son port de programmation dédié AVR ISP (J6). Son rôle est de séparer la logique de conversion USB/UART du reste du circuit pour garantir un sous-système de débogage autonome.		* '''Le Pont de Communication :''' Cette feuille isole intégralement le circuit du gestionnaire série. Elle contient l'ATmega16U2, son propre oscillateur de 22 pF, son interface USB_16u2 (J2), ainsi que ses boutons matériels (Bouton Système 16U2 : Reset, SW_Push) et son port de programmation dédié AVR ISP (J6). Son rôle est de séparer la logique de conversion USB/UART du reste du circuit pour garantir un sous-système de débogage autonome.

	[[Fichier:sheet_16u2.png\|~~700px~~\|vignette\|centré\|Schéma de la sous-feuille du gestionnaire série ATmega16U2]]		[[Fichier:sheet_16u2.png\|500px\|vignette\|centré\|Schéma de la sous-feuille du gestionnaire série ATmega16U2]]

	==== 3. Sous-feuille 1287 ====		==== 3. Sous-feuille 1287 ====
Ligne 169 :		Ligne 169 :
	* '''L'Interface Périphérique :''' Dédiée au contrôleur USB Hôte (MCU U3). Elle regroupe l'AT90USB1287, un double interfaçage USB (une fiche mâle J3 et une embase femelle J4), ainsi que son infrastructure de programmation dédiée AVR ISP (J7) et ses Boutons Système 1287. Isoler cette puce permet de compartimenter la gestion électrique spécifique et la complexité des lignes de données différentielles (D+/D-) liées à l'USB OTG.		* '''L'Interface Périphérique :''' Dédiée au contrôleur USB Hôte (MCU U3). Elle regroupe l'AT90USB1287, un double interfaçage USB (une fiche mâle J3 et une embase femelle J4), ainsi que son infrastructure de programmation dédiée AVR ISP (J7) et ses Boutons Système 1287. Isoler cette puce permet de compartimenter la gestion électrique spécifique et la complexité des lignes de données différentielles (D+/D-) liées à l'USB OTG.

	[[Fichier:at90.png\|~~700px~~\|vignette\|centré\|Schéma de la sous-feuille du contrôleur hôte AT90USB1287]]		[[Fichier:at90.png\|500px\|vignette\|centré\|Schéma de la sous-feuille du contrôleur hôte AT90USB1287]]

	==== 4. Sous-feuille Alimentation ====		==== 4. Sous-feuille Alimentation ====
Ligne 175 :		Ligne 175 :
	* '''Le Cœur Énergétique :''' Cette feuille gère exclusivement la sécurité et la régulation de l'énergie. Elle intègre la protection contre les surintensités et inversions (protection alim : Polyfuse F1, Diode Schottky D3) sur la ligne 5V issue de l'USB, puis convertit cette énergie via le regulateur 3.3v (LM1117) pour fournir le réseau <code>+3V3_OUT</code>. Elle centralise aussi les indicateurs d'état LED (led alim, led data). Son rôle est de garantir que toute perturbation d'alimentation soit bloquée avant d'atteindre la logique numérique.		* '''Le Cœur Énergétique :''' Cette feuille gère exclusivement la sécurité et la régulation de l'énergie. Elle intègre la protection contre les surintensités et inversions (protection alim : Polyfuse F1, Diode Schottky D3) sur la ligne 5V issue de l'USB, puis convertit cette énergie via le regulateur 3.3v (LM1117) pour fournir le réseau <code>+3V3_OUT</code>. Elle centralise aussi les indicateurs d'état LED (led alim, led data). Son rôle est de garantir que toute perturbation d'alimentation soit bloquée avant d'atteindre la logique numérique.

	[[Fichier:power.png\|~~700px~~\|vignette\|centré\|Schéma de la sous-feuille d'alimentation et de régulation]]		[[Fichier:power.png\|500px\|vignette\|centré\|Schéma de la sous-feuille d'alimentation et de régulation]]

	==== 5. Sous-feuille d'Extension ====		==== 5. Sous-feuille d'Extension ====
Ligne 181 :		Ligne 181 :
	* '''Le Bus Modulaire :''' Elle centralise purement la connectique matérielle d'extension (CARTE FILLES). Elle rassemble de manière symétrique les quatre connecteurs 2x08 broches (J9, J10, J11, J12). Son rôle est de distribuer proprement le bus SPI commun (MOSI, MISO, SCK), l'alimentation 3.3V, et d'attribuer les signaux uniques de <code>Chip Select</code> (CS1 à CS4) à chaque emplacement destiné à recevoir les cartes filles.		* '''Le Bus Modulaire :''' Elle centralise purement la connectique matérielle d'extension (CARTE FILLES). Elle rassemble de manière symétrique les quatre connecteurs 2x08 broches (J9, J10, J11, J12). Son rôle est de distribuer proprement le bus SPI commun (MOSI, MISO, SCK), l'alimentation 3.3V, et d'attribuer les signaux uniques de <code>Chip Select</code> (CS1 à CS4) à chaque emplacement destiné à recevoir les cartes filles.

	[[Fichier:filles.png\|~~700px~~\|vignette\|centré\|Schéma de la sous-feuille des connecteurs d'extension pour cartes filles]]		[[Fichier:filles.png\|500px\|vignette\|centré\|Schéma de la sous-feuille des connecteurs d'extension pour cartes filles]]

	=== Documentation Complète ===		=== Documentation Complète ===
	L'intégralité de la conception schématique de la carte mère, incluant la feuille racine et l'ensemble des sous-feuilles, a été exportée au format PDF pour faciliter la consultation et la vérification globale du routage logique.		L'intégralité de la conception schématique de la carte mère, incluant la feuille racine et l'ensemble des sous-feuilles, a été exportée au format PDF pour faciliter la consultation et la vérification globale du routage logique.

	* [[Fichier:system_board_v2_2.pdf\|~~Consulter ou télécharger le schéma~~ complet de la Carte Mère (PDF)]]		[[Fichier:system_board_v2_2.pdf\|250px\|vignette\|centré\|Schéma complet de la Carte Mère (PDF)]]

	=== 2. Choix des Empreintes et Contraintes Physiques ===		=== 2. Choix des Empreintes et Contraintes Physiques ===
Ligne 227 :		Ligne 227 :
	* '''Mise en place des outils :''' Création du dépôt Git pour faciliter le travail collaboratif de notre binôme.		* '''Mise en place des outils :''' Création du dépôt Git pour faciliter le travail collaboratif de notre binôme.

	=== 📅 ~~jeudi~~ 10/09/2026 ===		=== 📅 Jeudi 10/09/2026 ===
	* '''Schématique Carte Mère :''' Conception de la schématique sous KiCad en utilisant l'architecture hiérarchique Top-Down.		* '''Schématique Carte Mère :''' Conception de la schématique sous KiCad en utilisant l'architecture hiérarchique Top-Down.
	* '''Validation logique :''' Implémentation du système "Wired-AND" avec diodes Schottky pour le multiplexage sécurisé du bus série entre l'ATmega16U2, l'AT90USB1287 et l'ATmega32U4.		* '''Validation logique :''' Implémentation du système "Wired-AND" avec diodes Schottky pour le multiplexage sécurisé du bus série entre l'ATmega16U2, l'AT90USB1287 et l'ATmega32U4.

	=== 📅 ~~'''Lundi14~~/09/2026~~'''~~ ===		=== 📅 Lundi 14/09/2026 ===
			* '''Schématique Carte Mère :''' Poursuite et consolidation de la conception schématique de la carte mère.
	* '''Schématique Carte Mère :''' ~~Avancement sur~~ la schématique.

	=== 📅 Vendredi 18/09/2026 ===		=== 📅 Vendredi 18/09/2026 ===
Ligne 250 :		Ligne 249 :

	=== 💾 Carte Fille (MicroSD) ===		=== 💾 Carte Fille (MicroSD) ===
	* ✅ '''Schématique :''' Terminée (composants passifs et connecteurs définis).		* ⏳ '''Schématique :''' Terminée (composants passifs et connecteurs définis).
	* ⏳ '''Routage :''' À venir (Nécessité de router le condensateur de 100 nF au plus près du lecteur).		* ⏳ '''Routage :''' À venir (Nécessité de router le condensateur de 100 nF au plus près du lecteur).

← Version précédente		Version du 30 septembre 2026 à 21:07
Ligne 1 :		Ligne 1 :
			= Projet Pico-Ordinateur : Carte Mère Modulaire =

			== Archive GIT ==

			Mon archive GIT pour le projet KiCAD et pour les futurs programmes : [https://gitea.plil.fr/jngalamo/2026_PSE_Pico_Ordinateur_jngalamo_esamake].

	= Projet Pico-Ordinateur : Carte Mère Modulaire =		= Projet Pico-Ordinateur : Carte Mère Modulaire =

Ligne 31 :		Ligne 37 :
	L'ATmega32U4 constitue le cerveau et le centre d'orchestration de l'ensemble de la carte mère. Bien qu'il intègre un contrôleur USB, son rôle principal ici est de gérer la logique interne, l'ordonnanceur de notre OS, et le pilotage haut-débit des slots d'extension via le bus SPI matériel.		L'ATmega32U4 constitue le cerveau et le centre d'orchestration de l'ensemble de la carte mère. Bien qu'il intègre un contrôleur USB, son rôle principal ici est de gérer la logique interne, l'ordonnanceur de notre OS, et le pilotage haut-débit des slots d'extension via le bus SPI matériel.

	[[Fichier:~~Photo_ATmega32U4~~.~~jpg~~\|250px\|vignette\|droite\|Microcontrôleur ATmega32U4 en boîtier TQFP-44]]		[[Fichier:atme32u4.jpeg\|250px\|vignette\|droite\|Microcontrôleur ATmega32U4 en boîtier TQFP-44[cite: 15]]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 56 :		Ligne 62 :
	Plutôt que d'utiliser une puce spécialisée du commerce (type CH340 ou FTDI) qui limite l'apprentissage, nous avons intégré un second microcontrôleur programmable pour gérer la communication avec le PC.		Plutôt que d'utiliser une puce spécialisée du commerce (type CH340 ou FTDI) qui limite l'apprentissage, nous avons intégré un second microcontrôleur programmable pour gérer la communication avec le PC.

	[[Fichier:~~Photo_ATmega16U2~~.jpg\|250px\|vignette\|droite\|Microcontrôleur ATmega16U2 en boîtier TQFP-32]]		[[Fichier:16u2_img.jpg\|250px\|vignette\|droite\|Microcontrôleur ATmega16U2 en boîtier TQFP-32[cite: 14]]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 79 :		Ligne 85 :
	Ce microcontrôleur possède une fonctionnalité très rare dans la famille AVR classique : la capacité matérielle d'agir en tant que "Maître" (Host) sur un bus USB, et non plus comme simple "Esclave" (Device).		Ce microcontrôleur possède une fonctionnalité très rare dans la famille AVR classique : la capacité matérielle d'agir en tant que "Maître" (Host) sur un bus USB, et non plus comme simple "Esclave" (Device).

	[[Fichier:~~Photo_AT90USB1287~~.~~jpg~~\|250px\|vignette\|droite\|Microcontrôleur AT90USB1287 en boîtier TQFP-64]]		[[Fichier:at90usb.jpeg\|250px\|vignette\|droite\|Microcontrôleur AT90USB1287 en boîtier TQFP-64[cite: 13]]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 102 :		Ligne 108 :
	La gestion de l'énergie est le point névralgique de notre architecture "sans adaptateur de niveaux logiques". La tension brute provenant du port USB du PC de développement (5V) doit être strictement abaissée avant d'atteindre notre logique.		La gestion de l'énergie est le point névralgique de notre architecture "sans adaptateur de niveaux logiques". La tension brute provenant du port USB du PC de développement (5V) doit être strictement abaissée avant d'atteindre notre logique.

	[[Fichier:~~Photo_LM1117~~.jpg\|200px\|vignette\|droite\|Régulateur linéaire LM1117-3.3 (Boîtier SOT-223)]]		[[Fichier:lm1117.jpg\|200px\|vignette\|droite\|Régulateur linéaire LM1117-3.3 (Boîtier SOT-223)[cite: 12]]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"
Ligne 125 :		Ligne 131 :
	L'intégration de cartes filles amovibles expose le système à des risques de mauvaises manipulations ou de courts-circuits matériels.		L'intégration de cartes filles amovibles expose le système à des risques de mauvaises manipulations ou de courts-circuits matériels.

	[[Fichier:~~Photo_Polyfuse~~.jpg\|200px\|vignette\|droite\|Fusible réarmable PTC (Empreinte CMS 1812_HandSolder)]]		[[Fichier:fuse2.jpg\|200px\|vignette\|droite\|Fusible réarmable PTC (Empreinte CMS 1812_HandSolder)[cite: 11]]]

	{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"		{\| class="wikitable" style="margin: left; text-align: left; background-color: #f9f9f9; border: 1px solid #ddd; width: 70%; box-shadow: 2px 2px 5px rgba(0,0,0,0.1);"